介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法.给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果.采用直接中频输出方式,输出频率范围250 MHz～350 MHz,频率分辨率6Hz,寄生信号抑制50dB.该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生. 


基于FPGA的并行DDS.pdf

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。