根据H.264/AVC及AVS的特点,设计出一种适合于帧内预测解码的硬件实现方式,并根据H.264和AVS帧内预测运算上的相似性提出了基于可重构的并行结构,有利于提高解码速度,并将该结构配合其他设计好的解码器模块,在FPGA上实现了高准清晰度的H.264及AVS视频的实时解码. 


解码器中帧内预测的硬件设计与实现.pdf

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。